Opakowania półprzewodników ewoluowały od tradycyjnych projektów PCB 1D do najnowocześniejszych hybrydowych połączeń 3D na poziomie płytki. To udoskonalenie umożliwia rozstaw połączeń między sobą w zakresie jednocyfrowych mikronów, przy przepustowościach do 1000 GB/s, przy jednoczesnym zachowaniu wysokiej efektywności energetycznej. U podstaw zaawansowanych technologii pakowania półprzewodników leży pakowanie 2,5D (w którym komponenty są umieszczane obok siebie na warstwie pośredniej) i pakowanie 3D (które polega na pionowym układaniu aktywnych chipów). Technologie te mają kluczowe znaczenie dla przyszłości systemów HPC.
Technologia pakowania 2.5D obejmuje różne materiały warstwy pośredniej, z których każdy ma swoje zalety i wady. Warstwy pośrednie krzemu (Si), w tym w pełni pasywne płytki krzemowe i zlokalizowane mostki krzemowe, są znane z zapewniania najlepszych możliwości okablowania, co czyni je idealnymi do obliczeń o wysokiej wydajności. Są one jednak kosztowne pod względem materiałów i produkcji oraz wiążą się z ograniczeniami w obszarze pakowania. Aby złagodzić te problemy, wzrasta wykorzystanie zlokalizowanych mostków krzemowych, strategicznie wykorzystując krzem tam, gdzie wysoka funkcjonalność ma kluczowe znaczenie przy eliminowaniu ograniczeń obszarowych.
Organiczne warstwy pośrednie, wykorzystujące formowane wachlarzowo tworzywa sztuczne, są bardziej opłacalną alternatywą dla krzemu. Mają niższą stałą dielektryczną, co zmniejsza opóźnienie RC w pakiecie. Pomimo tych zalet organiczne warstwy pośrednie mają trudności z osiągnięciem tego samego poziomu redukcji cech połączeń wzajemnych, co opakowania na bazie krzemu, ograniczając ich zastosowanie w zastosowaniach obliczeniowych o wysokiej wydajności.
Szklane warstwy pośrednie cieszą się dużym zainteresowaniem, zwłaszcza po niedawnym wprowadzeniu przez firmę Intel opakowań do pojazdów testowych na bazie szkła. Szkło ma kilka zalet, takich jak regulowany współczynnik rozszerzalności cieplnej (CTE), wysoka stabilność wymiarowa, gładkie i płaskie powierzchnie oraz możliwość wspomagania produkcji paneli, co czyni go obiecującym kandydatem na warstwy pośrednie o możliwościach okablowania porównywalnych z krzemem. Jednak poza wyzwaniami technicznymi, główną wadą szklanych warstw pośrednich jest niedojrzały ekosystem i obecny brak mocy produkcyjnych na dużą skalę. W miarę dojrzewania ekosystemu i poprawy możliwości produkcyjnych technologie oparte na szkle w opakowaniach półprzewodników mogą odnotować dalszy rozwój i przyjęcie.
Jeśli chodzi o technologię pakowania 3D, wiodącą innowacyjną technologią staje się pozbawione nierówności łączenie hybrydowe Cu-Cu. Ta zaawansowana technika umożliwia uzyskanie trwałych połączeń poprzez połączenie materiałów dielektrycznych (takich jak SiO2) z osadzonymi metalami (Cu). Wiązanie hybrydowe Cu-Cu umożliwia osiągnięcie odstępów poniżej 10 mikronów, zazwyczaj w zakresie jednocyfrowym mikronów, co stanowi znaczną poprawę w porównaniu z tradycyjną technologią mikrowypukłości, w której odstępy między nierównościami wynoszą około 40-50 mikronów. Zalety łączenia hybrydowego obejmują zwiększoną liczbę wejść/wyjść, zwiększoną przepustowość, ulepszone układanie w pionie 3D, lepszą efektywność energetyczną oraz zmniejszone efekty pasożytnicze i odporność termiczną ze względu na brak wypełnienia od spodu. Jednakże technologia ta jest skomplikowana w produkcji i wiąże się z wyższymi kosztami.
Technologie pakowania 2.5D i 3D obejmują różne techniki pakowania. W opakowaniach 2,5D, w zależności od wyboru materiałów warstwy pośredniej, można je podzielić na warstwy pośrednie na bazie krzemu, warstwy organiczne i warstwy pośrednie na bazie szkła, jak pokazano na powyższym rysunku. W opakowaniach 3D rozwój technologii mikro-wypukłości ma na celu zmniejszenie wymiarów odstępów, ale dziś, stosując technologię łączenia hybrydowego (metoda bezpośredniego połączenia Cu-Cu), można osiągnąć jednocyfrowe wymiary odstępów, co oznacza znaczny postęp w tej dziedzinie .
**Kluczowe trendy technologiczne, które warto obserwować:**
1. **Większe obszary warstwy pośredniej:** IDTechEx przewidywał wcześniej, że ze względu na trudność krzemowych warstw pośrednich przekraczającą 3-krotny limit rozmiaru siatki, rozwiązania mostków krzemowych 2,5D wkrótce zastąpią krzemowe warstwy pośrednie jako główny wybór do pakowania chipów HPC. TSMC jest głównym dostawcą krzemowych warstw pośrednich 2,5D dla firmy NVIDIA i innych wiodących twórców HPC, takich jak Google i Amazon, a firma ogłosiła niedawno masową produkcję CoWoS_L pierwszej generacji z 3,5-krotnym rozmiarem siatki. IDTechEx spodziewa się, że tendencja ta będzie się utrzymywać, a dalsze postępy zostaną omówione w raporcie obejmującym głównych graczy.
2. **Opakowania na poziomie panelu:** Pakowanie na poziomie panelu stało się znaczącym przedmiotem zainteresowania, jak podkreślono podczas Międzynarodowej Wystawy Półprzewodników w Tajwanie w 2024 r. Ta metoda pakowania pozwala na zastosowanie większych warstw pośrednich i pomaga obniżyć koszty poprzez jednoczesną produkcję większej liczby opakowań. Pomimo jego potencjału, nadal należy stawić czoła wyzwaniom, takim jak zarządzanie wypaczeniami. Jego rosnące znaczenie odzwierciedla rosnące zapotrzebowanie na większe, bardziej opłacalne warstwy pośrednie.
3. **Szklane warstwy pośrednie:** Szkło staje się mocnym materiałem kandydatem do uzyskania cienkiego okablowania, porównywalnego z krzemem, z dodatkowymi zaletami, takimi jak regulowany współczynnik CTE i wyższa niezawodność. Szklane warstwy pośrednie są również kompatybilne z opakowaniami na poziomie panelu, oferując potencjał w zakresie okablowania o dużej gęstości przy bardziej przystępnych kosztach, co czyni je obiecującym rozwiązaniem dla przyszłych technologii pakowania.
4. **HBM Hybrid Bonding:** Trójwymiarowe łączenie hybrydowe miedź-miedź (Cu-Cu) to kluczowa technologia pozwalająca uzyskać pionowe połączenia między chipami o ultradrobnej podziałce. Technologię tę zastosowano w różnych produktach serwerowych najwyższej klasy, w tym AMD EPYC do układania w stosy SRAM i procesory, a także w serii MI300 do układania bloków CPU/GPU na matrycach I/O. Oczekuje się, że wiązanie hybrydowe odegra kluczową rolę w przyszłych udoskonaleniach HBM, szczególnie w przypadku stosów DRAM przekraczających warstwy 16-Hi lub 20-Hi.
5. **Kopakowane urządzenia optyczne (CPO):** Wraz z rosnącym zapotrzebowaniem na wyższą przepustowość danych i efektywność energetyczną, technologia połączeń optycznych zyskała znaczną uwagę. Wspólnie pakowane urządzenia optyczne (CPO) stają się kluczowym rozwiązaniem zwiększającym przepustowość wejść/wyjść i zmniejszającym zużycie energii. W porównaniu z tradycyjną transmisją elektryczną, komunikacja optyczna ma kilka zalet, w tym mniejsze tłumienie sygnału na dużych dystansach, zmniejszoną czułość na przesłuchy i znacznie zwiększoną szerokość pasma. Te zalety sprawiają, że CPO jest idealnym wyborem dla wydajnych energetycznie systemów HPC intensywnie przetwarzających dane.
**Kluczowe rynki do obserwowania:**
Głównym rynkiem napędzającym rozwój technologii opakowań 2,5D i 3D jest niewątpliwie sektor obliczeń dużej skali (HPC). Te zaawansowane metody pakowania mają kluczowe znaczenie dla przezwyciężenia ograniczeń prawa Moore'a, umożliwiając zastosowanie większej liczby tranzystorów, pamięci i połączeń wzajemnych w jednym pakiecie. Rozkład chipów pozwala również na optymalne wykorzystanie węzłów procesowych pomiędzy różnymi blokami funkcjonalnymi, na przykład oddzielenie bloków we/wy od bloków przetwarzania, co dodatkowo zwiększa wydajność.
Oprócz obliczeń o wysokiej wydajności (HPC) oczekuje się, że inne rynki również osiągną wzrost dzięki przyjęciu zaawansowanych technologii pakowania. W sektorach 5G i 6G innowacje, takie jak anteny opakowaniowe i najnowocześniejsze rozwiązania chipowe, ukształtują przyszłość architektur sieci dostępu bezprzewodowego (RAN). Pojazdy autonomiczne również odniosą korzyści, ponieważ technologie te wspierają integrację zestawów czujników i jednostek obliczeniowych w celu przetwarzania dużych ilości danych, zapewniając jednocześnie bezpieczeństwo, niezawodność, zwartość, zarządzanie mocą i temperaturą oraz opłacalność.
Elektronika użytkowa (w tym smartfony, smartwatche, urządzenia AR/VR, komputery PC i stacje robocze) w coraz większym stopniu koncentruje się na przetwarzaniu większej ilości danych na mniejszych przestrzeniach, pomimo większego nacisku na koszty. Kluczową rolę w tym trendzie odegrają zaawansowane opakowania półprzewodników, choć metody pakowania mogą różnić się od tych stosowanych w HPC.
Czas publikacji: 25 października 2024 r